// -----------------------------------------------------------------------------
// Copyright (c) 2014-2023 All rights reserved
// *********************************************************************************
// Project Name : 
// Author       : DFY
// File Name    : full_adder.v
// Abstract     : 1bit full adder
module full_adder(
  input [2:0] in,
  
  output cout,s
);

//=================================================================================
// Signal and Parameter declaration
//=================================================================================

wire a,b,cin;
//=================================================================================
// Body
//=================================================================================
assign a=in[2];
assign b=in[1];
assign cin=in[0];
assign s = a ^ b ^ cin;
assign cout = a & b | b & cin | a & cin;
endmodule
